9月9日消息，全球光刻机巨头ASML正在联合台积电、三星、英特尔等芯片大厂，推动下一代High-NA EUV光刻技术升级。
计划将原来的6英寸光掩模升级到12英寸，升级后，生产效率有望提高约40%。
High NA EUV价格高达约4.1亿美元（约合27.5亿元人民币），是史上最贵半导体设备。
按照规划，项目在 2031 年建成一条以12英寸光掩模为特色的试点生产线，并在 2033 年使该技术做好大规模生产的准备。
SK海力士也正在评估加入这一计划。目前，英特尔已经使用了High-NA EUV，三星和台积电分别计划于2028和2030年开始使用。
图源：路透社
为什么突然要把光掩模做大？一个重要的原因是AI芯片越来越大。
目前，ASML的光刻机一次能够曝光的芯片面积最高约800平方毫米，但英伟达、Google等公司设计的数据中心芯片，尺寸已经慢慢接近这个限度了。
下一代High-NA EUV虽然能够刻出更小、更精细的电路，但使用现有6英寸光掩模时，面临一个问题：单次能够曝光的面积变小了。
对于尺寸较大的AI芯片，只能分成两部分进行曝光，再把图案精准地“拼”起来。
这样不仅工艺更复杂，也会影响生产效率。
所以ASML和芯片厂想出的办法，就是把光掩模做大。
从6英寸升级到12英寸后，High-NA EUV可以获得更大的完整曝光区域，大型芯片可以减少甚至避免拼接。
图源：汤姆硬件
目前，几大芯片厂已经给出了各自的导入时间表。
英特尔推进速度最快，目前已经在部分18A产品制造中使用High-NA EUV。截至目前，其High-NA EUV设备已经累计处理超过100万片300毫米晶圆，覆盖设备认证、研发以及部分量产环节。
不过，英特尔使用的仍然主要是6英寸光掩模，对于超过单次曝光范围的大型芯片仍需要进行拼接，因此也在推动6×12英寸大尺寸光掩模技术。
三星则计划在2028年前，将High-NA EUV用于DRAM大规模生产，并已经宣布加入12英寸光掩模计划。
台积电计划从2030年开始，在先进制程大规模生产中正式导入High-NA EUV。
台积电表示，随着先进制程继续发展，特别是AI应用推动晶体管结构越来越复杂，未来需要使用High-NA EUV曝光的芯片层数也会越来越多。
SK海力士目前也在评估加入12英寸光掩模计划，并计划在2028年左右将High-NA EUV导入DRAM量产。
消息数据来源：路透社、经济日报
图文转自立创商城
